ATMEL ist vorwiegend für seine Speicher- (FLASH, EEPROM und EPROM) und Mikroprozessor-Bausteine (8051, AVR und ARM) bekannt. ATMEL bietet aber auch eine große Auswahl an SPLD, CPLD oder FPGA Bausteinen an.
SPLD Bausteine gemäß Industriestandard 16V8, 20V8 und 22V10:
Alle Bausteine basieren auf EEPROM Technologie und sind daher wiederprogrammierbar. Die Bausteine gibt es als 5 V und 3,3 V Version. Diese Familie ist grundsätzlich als "Second Source" zu allen anderen SPLD Herstellern einsetzbar. Ein spezieller Vorteil der ATMEL Bausteine ist der extrem geringe Stromverbrauch bei Betriebsfrequenzen bis 50 MHz der "L" Versionen und der sehr geringe Standby Strom von unter 25 µA der "Z" Versionen. Einen Überblick über die verfügbaren SPLD Bausteine finden Sie in der Tabelle SPLD.
CPLD Bausteine:
Bei den CPLDs gibt es die ATF1500AS Familie mit 32 bis 128 Makrozellen, sowie die ATF750C und die
ATV2500/ATF2500C Bausteine.
Die ATF1500AS Bausteine sind zur 7000S Familie von Altera pinkompatibel und weitestgehend
funktionskompatibel. Zur mühelosen Konvertierung der Altera Design Files stellt ATMEL dem Anwender die Software POF2JED zur Verfügung. Für die ISP Programmierung der Bausteine über das vorhandene JTAG Interface sind von ATMEL auch die notwendigen Tools erhältlich. Beim ATF750C handelt es sich um einen Logikbaustein mit dem Standard 22V10 Pinout, aber mit der doppelten Anzahl von Logik. Somit stehen dem User 20 Flip Flops bei 12 Inputs und 10 I/Os zur Verfügung. Als Clock für die Flip Flops dient ein dezidierter Inputpin oder ein Input vom Logik Array. Anbei finden Sie ein Blockdiagramm zu diesem Baustein.
Die ATV2500 Bausteine werden im 44 Pin PLCC oder 40 Pin DIL angeboten und haben 48 Flip Flops implementiert. Diese Bausteine werden im Q4/00 durch eine kompatible EEPROM basierende Version ersetzt. Als Designsoftware mit Texteingabe und
|
|
Simulation wird von ATMEL WinCUPL V5.1 für die SPLDs und CPLDs frei zur Verfügung gestellt. Soll die Eingabe mittels Schaltplan oder VHDL erfolgen, kann Synario verwendet werden. Die WinCUPL Software kann bei uns angefordert werden. (Siehe Tabelle: CPLD)
FPGA Bausteine:
Von den FPGA Bausteinen gibt es bei ATMEL zwei Familien, die AT6000 und die AT40K Familie. FPGAs von ATMEL sind grundsätzlich SRAM basierend und müssen nach jedem "Power UP" geladen werden. Bei den AT6000 Bausteinen handelt es sich um eine sehr fein sektorierte FPGA Architektur, wo jede einzelne FPGA Zelle ein Flip Flop enthält. Eine Abbildung der Zelle finden Sie im Bild AT6000 Logik Zelle.
Die neue Familie ist die AT40K Linie. Hier wird jedes Flip Flop von zwei LUT mit je drei Eingängen gespeist. Die Zellen selbst sind sowohl horizontal und vertikal als auch diagonal miteinander verbunden.
Ein Bild der AT40K Zelle finden Sie anbei. Pro 4x4 Logikzellen bietet diese Architektur über das gesamte FPGA Array verteilte 32x4 Bit SRAM Zellen (FreeRAM). Über die entsprechende Anzahl von SRAM Bits am Chip gibt die Tabelle AT40K Auskunft.
Die Bausteine sind in den Größen von 5K bis 40K Gatter erhältlich. Zur Designeingabe kann VHDL, Verilog oder Schematic verwendet werden.
Wenn Sie mehr Informationen benötigen, so rufen Sie uns einfach an, oder fordern Sie doch weitere Unterlagen an!
Johannes Kornfehl, DW 49
|
