CESOP - DER NÄCHSTE SCHRITT IN DIE PAKETWELT!
MIT DER CESOP (CIRCUIT EMULATION SERVICE OVER PACKET) TECHNOLOGIE VON ZARLINK IST ES ERSTMALS MÖGLICH, SYNCHRONEN DATENVERKEHR ÜBER EIN PAKETNETZ MIT BIS ZU 64MS DELAY ZU SCHICKEN, OHNE DIE SYNCHRONISIERUNG DER TDM STRÖME ZU VERLIEREN.
ZARLINK hat die Paketprozessoren-Familie ZL5011x auf den Markt gebracht und ist damit das erste Unternehmen, das eine Single Chip TDM-to-IP/Ethernet-Anbindung höchster Kapazität und Leistung anbietet. Der Schlüssel zu dieser Neuentwicklung ist die erstmals durchgeführte Integration von zwei wesentlichen Konvergenzfunktionen und zwar Netzwerk Timing und Synchronisation mit Paketverarbeitung. Und das in einem einzigen Baustein! Die wesentliche Herausforderung bei der Lieferung von CESoP liegt im Erreichen der hochgenauen Level der Netzwerksynchronisation und Taktgabe, die zu einem zuverlässigen Transport von Sprachverkehr mit konstanter Bitrate über variable Bit-Rate-Paketnetze erforderlich sind. ZARLINK hat dieses Ziel durch die Implementierung von mehr als 15 patentierter HW und SW Verarbeitungstechniken erreicht. Dies ermöglicht es der ZL5011x-Familie, Carrier-Class-Sprachqualität sowohl im adaptiven als auch im Differenz-Synchronisierbetrieb zu bieten.
Bei diesen ZARLINK Bausteinen handelt es sich um die einzigen Paketprozessoren, die in der Lage sind, hohe TDM-Datenströme - bis
32 T1/ E1-Ströme - über IP/Ethernet-Netzwerke mit derselben Sprachqualität und Service-flexibilität zu senden wie herkömmliche, TDM-basierte Telefonnetze.
|
|
Mit den bislang unerreichten Merkmalen der aus drei Chips bestehenden, normenkonformen ZL5011x-Familie können Entwickler die Performance von TDM-to-IP/Ethernet-Zugangs-systemen beträchtlich verbessern und dabei gleichzeitig Kosten, Größe und Energieverbrauch drastisch senken.
DIE BAUSTEINE
ZARLINKs ZL5011x-Familie besteht aus drei Chips, mit deren Hilfe Gerätehersteller ein breites Spektrum von TDM-Datenverkehrsdichten und Datenraten unterstützen können: ZL50111 bietet CESoP für 32 T1/E1-Ports oder 1024 Kanäle mit 64-kb/s. Zwei Ports können darüber hinaus zur Lieferung schneller, mit 45 Mb/s arbeitender T3/E3-Services konfiguriert werden.
ZL50110 verarbeitet acht T1/E1-Ports oder 256 64-kb/s-Kanäle, während ZL50114 vier T1/E1-Ports oder 128 Kanäle unterstützt. Alle drei Chips unterstützen eine breite Palette von TDM-Datenverkehrsformaten, darunter unstrukturierten Betrieb, strukturierten Betrieb sowie fractional N x 64-kb/s-Betrieb.
NORMENKONFORMITÄT
ZARLINKs ZL5011x-Prozessorfamilie ist konform mit der ITU-T Spezifikation G.823 und G.824. Außerdem entsprechen die Chips den vorläufigen Standards für native TDM-Schaltungsemulation, die von der PWE3-(Pseudo Wire Emulation Edge-to-Edge-) Arbeitsgruppe der IETF (Internet Engineering Task Force) vorgeschlagen wurde.
VERFÜGBARKEIT
Die Paketprozessoren ZL5011x befinden sich bereits in Großserienfertigung. Eine vollständige Referenzentwicklung, eine Evaluierungsplatine sowie eine Software-API unterstützen die Bausteine. Alle drei werden in 552-Pin-PBGA-Gehäusen ausgeliefert.
Ivan Mitic, DW 85
|
